連續(xù)做Gardner環(huán)性能測(cè)試第二輪我直接把信號(hào)扔進(jìn)帶多徑的信道里。上篇內(nèi)容是不同信噪比下定時(shí)收斂的表現(xiàn)測(cè)完之后有兩個(gè)疑問(wèn)沒(méi)有解決高斯噪聲是隨機(jī)干擾Gardner環(huán)可以通過(guò)環(huán)路濾波平均掉一部分但多徑是確定性干擾它把符號(hào)波形直接“扯歪”了定時(shí)誤差檢測(cè)器看到的過(guò)零點(diǎn)不再干凈。我在FPGA平臺(tái)上跑完這輪測(cè)試后最大的感想是——多徑對(duì)Gardner環(huán)的影響和噪聲完全不同它動(dòng)的不是誤差方差而是誤差檢測(cè)的“基準(zhǔn)”。這篇文章把多徑拆成兩個(gè)維度一個(gè)是多徑時(shí)延以符號(hào)周期T的倍數(shù)衡量另一個(gè)是多徑幅度相對(duì)主信號(hào)的衰減分貝數(shù)逐組合測(cè)了一遍并且把結(jié)果量化下來(lái)。我采用的平臺(tái)和上篇保持同一條流水線Vivado里搭System Generator做信道激勵(lì)和采集核心Gardner環(huán)用可綜合RTL重寫(xiě)最后用ModelSim和Vivado Simulator交替做回歸仿真。信號(hào)制式是QPSK符號(hào)速率定在1 Msps過(guò)采樣率4倍符號(hào)定時(shí)的捕獲由環(huán)內(nèi)的NCO和Farrow插值器完成。寫(xiě)完這個(gè)平臺(tái)之后我對(duì)著手里的舊代碼發(fā)現(xiàn)一個(gè)問(wèn)題多數(shù)FPGA工程示例里把Gardner環(huán)放在理想信道下驗(yàn)證一旦引入多徑環(huán)路參數(shù)是否還合適、插值器的精度是否夠根本沒(méi)人給現(xiàn)成答案。所以這篇更準(zhǔn)確地說(shuō)不是“又做了個(gè)波形仿真”而是把工程里最容易忽略的信道敏感性拿到臺(tái)面上量化。無(wú)論你是剛開(kāi)始搭定時(shí)同步鏈路還是已經(jīng)在FPGA項(xiàng)目里跑過(guò)Gardner環(huán)下面的實(shí)現(xiàn)細(xì)節(jié)和故障排查都值得對(duì)照一遍。1. 為什么第二輪測(cè)試要拿多徑開(kāi)刀1.1 多徑的延遲和幅度如何扭曲Gardner環(huán)的S曲線Gardner定時(shí)誤差檢測(cè)器的本質(zhì)是利用相鄰符號(hào)的中間點(diǎn)與兩端符號(hào)值之間的相關(guān)關(guān)系估計(jì)定時(shí)偏移。無(wú)多徑時(shí)匹配濾波后的眼圖過(guò)零點(diǎn)對(duì)稱(chēng)誤差檢測(cè)輸出和定時(shí)偏差之間呈一條平滑的S形曲線環(huán)路沿著S曲線把采樣點(diǎn)拉回眼圖中心。多徑信道不一樣它相當(dāng)于在原信號(hào)上疊加一個(gè)經(jīng)過(guò)衰減和延遲的副本。副本與主路徑疊加后符號(hào)脈沖的上升沿和下降沿不再對(duì)稱(chēng)眼圖的過(guò)零點(diǎn)位置發(fā)生平移。我在測(cè)試?yán)镉脙蓮侥Ｐ涂刂茣r(shí)延τ和幅度α?xí)r延從0.1T逐步加到0.8T幅度從-20dB加到-3dB。當(dāng)τ等于0.5T附近時(shí)過(guò)零點(diǎn)平移最明顯定時(shí)誤差檢測(cè)器的S曲線零點(diǎn)整體偏移了接近0.13個(gè)符號(hào)周期。這個(gè)偏移不是噪聲抖動(dòng)它是固定偏置環(huán)路濾波器壓不掉看起來(lái)像是把采樣點(diǎn)鎖在一個(gè)偏移的位置上實(shí)際就是在多徑環(huán)境下“鎖錯(cuò)了地方”。這里還得強(qiáng)調(diào)一個(gè)機(jī)理Gardner環(huán)本身不感知絕對(duì)時(shí)鐘相位它只能跟隨S曲線的零點(diǎn)。多徑引入零點(diǎn)偏移后環(huán)路認(rèn)為的“正確采樣點(diǎn)”已經(jīng)偏離真實(shí)最佳均衡點(diǎn)最終剩余誤差不再是零而是這個(gè)偏置。工程上最容易踩的坑是把這種固定偏置誤判成環(huán)路沒(méi)收斂去調(diào)大環(huán)路帶寬實(shí)際上增大帶寬只會(huì)增加穩(wěn)態(tài)抖動(dòng)并不會(huì)把偏置消掉。這個(gè)機(jī)理理解透后面看測(cè)試數(shù)據(jù)就順了。1.2 測(cè)試想回答的三個(gè)問(wèn)題和信號(hào)參數(shù)快照這次測(cè)試我給自己的目標(biāo)非常具體不指望把所有多徑場(chǎng)景全測(cè)全。第一個(gè)問(wèn)題是多徑時(shí)延大小會(huì)如何影響收斂速度——Gardner環(huán)從上電到鎖定需要多少個(gè)符號(hào)周期第二個(gè)問(wèn)題是多徑幅度如何影響穩(wěn)態(tài)定時(shí)抖動(dòng)以及最終誤碼率第三個(gè)問(wèn)題是多徑強(qiáng)到什么程度會(huì)直接導(dǎo)致環(huán)失鎖。圍繞這三個(gè)問(wèn)題我固定了一組基線參數(shù)QPSK、符號(hào)速率1 Msps、4倍過(guò)采樣、成形濾波采用滾降系數(shù)0.25的根升余弦濾波器定時(shí)環(huán)的歸一化環(huán)路帶寬BL·T設(shè)為0.02。所有測(cè)試都在相同信噪比20dB下進(jìn)行隔離其他因素單獨(dú)觀察多徑維度。這么做的好處是結(jié)果之間可以直接橫向?qū)Ρ壬弦惠啘y(cè)不同SNR的數(shù)據(jù)也還能復(fù)用。參數(shù)上還有一個(gè)細(xì)節(jié)需要交代多徑時(shí)延的分檔。我選了0.1T、0.25T、0.5T、0.8T四檔0.5T是最?lèi)毫拥膿跷灰驗(yàn)檎恍盘?hào)在符號(hào)中點(diǎn)的相干疊加最容易造成符號(hào)間干擾。幅度分檔是-20dB、-10dB、-6dB、-3dB-3dB基本對(duì)應(yīng)接收端副徑與主徑幅度相當(dāng)?shù)臉O限場(chǎng)景。在這個(gè)參數(shù)快照下每一組都跑滿(mǎn)2^16個(gè)符號(hào)重復(fù)30次統(tǒng)計(jì)鎖定時(shí)間和失鎖比例。整輪測(cè)試大約四十多組仿真跑起來(lái)并不慢但能把問(wèn)題的邊界畫(huà)清楚。2. 先把手頭的Gardner環(huán)拆開(kāi)看為了讓多徑測(cè)試結(jié)論可靠我不可能拿黑盒去做分析必須把FPGA里跑的定時(shí)環(huán)每一個(gè)模塊都過(guò)一遍。Gardner環(huán)在FPGA中可以拆成四個(gè)部分定時(shí)誤差檢測(cè)器TED、環(huán)路濾波器、NCO、插值器。很多工程問(wèn)題不是算法不對(duì)而是定點(diǎn)實(shí)現(xiàn)和模塊間的延遲把環(huán)路帶寬或誤差增益悄悄改變了。尤其是在多徑存在的場(chǎng)景TED輸出幅度隨信道變化很大如果不做歸一化環(huán)路實(shí)際帶寬會(huì)隨信道狀態(tài)漂移后面看數(shù)據(jù)就會(huì)“找不到原因”。2.1 TED、Farrow插值器與定點(diǎn)的三層坑TED實(shí)現(xiàn)上需要當(dāng)前符號(hào)采樣值y(k)、前一符號(hào)采樣值y(k-1)以及兩者中間的半符號(hào)采樣值y(k-1/2)。QPSK的I/Q兩路都要參與實(shí)際誤差值取復(fù)平面組合要按接收機(jī)結(jié)構(gòu)決定。我這邊采用復(fù)數(shù)形式e(k) Re{y(k-1/2)·(y*(k) - y*(k-1))}。中間點(diǎn)采樣并不是ADC直接給出的是靠插值器在過(guò)采樣序列里計(jì)算出來(lái)的小數(shù)延遲點(diǎn)。FPGA里我用了四階Farrow結(jié)構(gòu)用當(dāng)前點(diǎn)前后四個(gè)采樣值做三次多項(xiàng)式插值。定點(diǎn)位寬上輸入樣值用了16bitFarrow系數(shù)用16bit有符號(hào)數(shù)插值結(jié)果保留到20bit。這個(gè)結(jié)構(gòu)在無(wú)多徑場(chǎng)景表現(xiàn)很好誤差精度能到0.001符號(hào)周期以?xún)?nèi)但在多徑測(cè)試中我發(fā)現(xiàn)如果插值器系數(shù)位寬不足多徑造成的高頻分量會(huì)直接變成插值噪聲結(jié)果比信道本身的損傷還明顯。這個(gè)教訓(xùn)后面專(zhuān)門(mén)說(shuō)。誤差算法本身不復(fù)雜我貼一段Verilog摘要展示實(shí)現(xiàn)思路// Gardner TED核心QPSK I/Q兩路 wire signed [19:0] mI interp_I; // 半符號(hào)點(diǎn)I wire signed [19:0] s0I cur_I; // 當(dāng)前符號(hào)I wire signed [19:0] s1I prev_I; // 前一個(gè)符號(hào)I wire signed [19:0] errI mI * (s0I - s1I); // I路誤差 wire signed [19:0] mQ interp_Q; wire signed [19:0] s0Q cur_Q; wire signed [19:0] s1Q prev_Q; wire signed [19:0] errQ mQ * (s0Q - s1Q); // Q路誤差 reg signed [19:0] e_ted; always (posedge clk) begin e_ted (errI errQ) TED_SHIFT; // 歸一化右移 end真正定點(diǎn)實(shí)現(xiàn)時(shí)乘法器要配DSP48并且根據(jù)仿真結(jié)果確定TED_SHIFT的值。我在無(wú)多徑信道下先做一遍浮點(diǎn)模型與定點(diǎn)模型的對(duì)比把量化誤差控制在2%以?xún)?nèi)才放心進(jìn)入多徑測(cè)試。2.2 環(huán)路濾波器、NCO與帶寬選擇的折中環(huán)路濾波器和NCO決定了環(huán)的動(dòng)態(tài)特性。我用的是二階環(huán)路比例支路Kp負(fù)責(zé)直接對(duì)當(dāng)前誤差做出響應(yīng)積分支路Ki負(fù)責(zé)消除靜態(tài)誤差。由于Gardner環(huán)工作在符號(hào)率上NCO實(shí)際上是一個(gè)相位累加器每次迭代輸出的小數(shù)相位控制Farrow插值器累加器位寬我用了24bit這決定了可調(diào)頻率分辨率。歸一化帶寬BL·T是設(shè)計(jì)時(shí)輸入量我給出常用對(duì)應(yīng)關(guān)系BL·TKpKi特點(diǎn)0.010.0280.0004捕獲慢抗噪聲強(qiáng)適合高SNR但需穩(wěn)定0.020.0560.0015折中本文測(cè)試默認(rèn)0.050.1410.01捕獲快穩(wěn)態(tài)抖動(dòng)大這張表是PI參數(shù)換算后的經(jīng)驗(yàn)值實(shí)際還需要根據(jù)環(huán)路延遲微調(diào)。多徑場(chǎng)景下我認(rèn)為最關(guān)鍵的取舍在“帶寬能不能跟著多徑強(qiáng)度變”多徑產(chǎn)生的定時(shí)自噪聲主要落在低頻區(qū)把BL·T收窄能壓住自噪聲但會(huì)使環(huán)對(duì)時(shí)變信道失去跟蹤能力。沒(méi)有自適應(yīng)環(huán)路的前提下我把默認(rèn)帶寬定在0.02是在上一輪SNR測(cè)試基礎(chǔ)上找的平衡點(diǎn)。后面跑多徑用例時(shí)凡是抖動(dòng)異常增大的用例我都額外補(bǔ)跑BL·T等于0.01和0.05的對(duì)照用來(lái)判斷是信道損傷還是環(huán)路帶寬不匹配。3. 多徑注入與性能測(cè)試工程實(shí)現(xiàn)測(cè)試工程搭建時(shí)最重要的決定是“多徑信道在哪里注入”。我之前見(jiàn)過(guò)有人直接用MATLAB把多徑信號(hào)算好寫(xiě)成文件再在Testbench里讀文件灌給RTL也有人用System Generator的FIR抽頭模型在線生成。兩種都可以但我為了保證后續(xù)板級(jí)驗(yàn)證能直接復(fù)用選擇了在RTL側(cè)用抽頭延遲線加乘法器做成一個(gè)參數(shù)可配的信道模型。3.1 兩徑信道模型從解耦參數(shù)到FPGA建模兩徑模型就一句話輸出 當(dāng)前樣值 副徑系數(shù) × 延遲后的樣值。困難在延遲不一定是整數(shù)個(gè)采樣點(diǎn)。比如符號(hào)周期T對(duì)應(yīng)4個(gè)采樣點(diǎn)時(shí)延0.25T對(duì)應(yīng)的就是1個(gè)采樣周期可以用寄存器鏈直接取而0.1T對(duì)應(yīng)0.4個(gè)采樣點(diǎn)寄存器鏈沒(méi)法直接給分?jǐn)?shù)延遲必須再做一次插值。我的做法是先用一個(gè)獨(dú)立Farrow插值器把當(dāng)前序列做分?jǐn)?shù)延遲再把輸出乘以幅度系數(shù)后疊加到主路徑上。這里有個(gè)容易被忽略的問(wèn)題多徑疊加后信號(hào)總功率會(huì)上升如果不做歸一化進(jìn)入TED的信號(hào)幅度變化會(huì)被誤讀成定時(shí)誤差變化。我按主徑幅度1、副徑幅度β歸一化總能量代碼里乘上一個(gè)固定因子1/sqrt(1β2)確保不同用例之間S曲線增益可比。信道模型參數(shù)表如下我用寄存器字控制用例組多徑時(shí)延多徑幅度系數(shù)β數(shù)字化16bitT10.1T-10dB0.316T20.25T-10dB0.316T30.5T-10dB0.316T40.8T-10dB0.316A10.25T-20dB0.100A20.25T-6dB0.501A30.25T-3dB0.708T1-T4觀察時(shí)延維度的變化A1-A3觀察幅度維度的變化中間用0.25T、-10dB這組交叉用例保證兩組可以直接對(duì)比。這組參數(shù)聽(tīng)起來(lái)很直觀但第一次跑的時(shí)候我踩了坑副徑時(shí)延在Tx信號(hào)發(fā)生端和信道模型是兩套時(shí)鐘域如果省掉異步處理在仿真里會(huì)出現(xiàn)隨機(jī)毛刺。后來(lái)統(tǒng)一把整個(gè)信道模型放在ADC采樣時(shí)鐘域激勵(lì)從ROM里按同一時(shí)鐘讀問(wèn)題才消失。3.2 Testbench與統(tǒng)計(jì)模塊用寄存器輸出性能指標(biāo)性能測(cè)試不能靠眼睛盯著ModelSim波形數(shù)刻度那不叫測(cè)試。我往RTL里嵌了一個(gè)統(tǒng)計(jì)模塊用AXI-Lite寄存器把實(shí)時(shí)指標(biāo)讀出來(lái)。每個(gè)符號(hào)周期統(tǒng)計(jì)模塊做四件事記錄TED輸出的瞬時(shí)值、累計(jì)定時(shí)誤差平方和、統(tǒng)計(jì)鎖定標(biāo)志的跳變次數(shù)、記錄從啟動(dòng)到鎖定的符號(hào)計(jì)數(shù)。為了把鎖定定義具體化我在統(tǒng)計(jì)模塊里設(shè)置“誤差滑動(dòng)平均值小于0.05符號(hào)周期并連續(xù)保持2^10個(gè)符號(hào)周期”作為鎖定條件。同時(shí)為了測(cè)試公平每次仿真開(kāi)始時(shí)NCO初始相位不是一個(gè)固定值而是用線性反饋移位寄存器產(chǎn)生隨機(jī)符號(hào)內(nèi)偏移避免初始相位恰好落在S曲線零點(diǎn)附近而“假鎖定”。激勵(lì)側(cè)的安排也值得提一下QPSK基帶信號(hào)用MATLAB生成經(jīng)過(guò)根升余弦成形、量化成16bit樣值后寫(xiě)到COE文件Testbench用$readmemh讀入ROM。每個(gè)用例更換信道參數(shù)實(shí)際上只需要重新生成信道仿真文件或者通過(guò)寄存器實(shí)時(shí)配置抽頭系數(shù)和延遲。跑完所有用例再用MATLAB腳本解析仿真導(dǎo)出的寄存器數(shù)據(jù)畫(huà)收斂曲線和抖動(dòng)分布。這套流程并不復(fù)雜但統(tǒng)計(jì)口徑統(tǒng)一橫向?qū)Ρ炔庞幸饬x。3.3 數(shù)據(jù)采集與指標(biāo)定義最終我采了六個(gè)指標(biāo)平均收斂符號(hào)數(shù)、失鎖概率、穩(wěn)態(tài)定時(shí)抖動(dòng)σ_e、眼圖張開(kāi)度、誤碼率、TED輸出均值。其中σ_e的定義是鎖定后定時(shí)誤差序列的標(biāo)準(zhǔn)差單位是符號(hào)周期眼圖張開(kāi)度我用過(guò)零點(diǎn)附近采樣點(diǎn)的同相幅度比值來(lái)近似反映可解碼裕量。誤碼率在仿真里直接做符號(hào)級(jí)硬判每用例統(tǒng)計(jì)2^16符號(hào)。這里有一個(gè)細(xì)節(jié)單獨(dú)仿真定時(shí)環(huán)時(shí)看不出誤碼需要把定時(shí)環(huán)輸出的插值樣值送到后續(xù)匹配濾波和判決器里才能反映出定時(shí)質(zhì)量對(duì)鏈路最終性能的影響。我這輪把判決器一起跑通了因此后面的誤碼數(shù)據(jù)是端到端結(jié)果不是孤立的定時(shí)誤差換算值。4. 不同多徑大小下的實(shí)測(cè)結(jié)果數(shù)據(jù)就跑完了開(kāi)始看結(jié)論。整體來(lái)說(shuō)多徑對(duì)Gardner環(huán)的影響是“溫和時(shí)延先拖慢收斂幅度再?zèng)Q定抖動(dòng)上限”。我先把兩個(gè)維度的數(shù)據(jù)分開(kāi)講再合起來(lái)解釋S曲線變化的機(jī)理。4.1 時(shí)延維度收斂速度先降、鎖定點(diǎn)再偏移固定多徑幅度-10dB、SNR 20dB改變時(shí)延收斂時(shí)間和鎖定點(diǎn)偏移的數(shù)據(jù)統(tǒng)計(jì)如下多徑時(shí)延平均收斂符號(hào)數(shù)鎖定點(diǎn)偏移符號(hào)失鎖概率無(wú)多徑4520.0021%0.1T473-0.0081%0.25T7120.0522%0.5T13310.1178%0.8T18020.12425%可以看到0.1T時(shí)幾乎沒(méi)影響從0.25T開(kāi)始收斂時(shí)間和鎖定點(diǎn)偏移明顯上升到0.5T時(shí)最典型的問(wèn)題已經(jīng)不只是慢而是鎖定點(diǎn)被拉到約0.117個(gè)符號(hào)周期——這個(gè)偏移換算成采樣相位就是約42度對(duì)QPSK解調(diào)器來(lái)說(shuō)已經(jīng)非?？捎^。0.8T那組失鎖概率上升到25%說(shuō)明環(huán)路在不同初始相位下經(jīng)常找不到正確的S曲線零點(diǎn)偶爾會(huì)鎖定到相鄰的偽零點(diǎn)上去。還有一個(gè)細(xì)節(jié)值得注意0.5T和0.8T的鎖定點(diǎn)偏移都在0.12符號(hào)附近與單符號(hào)信道記憶理論的預(yù)期基本一致過(guò)零點(diǎn)偏移在半個(gè)符號(hào)時(shí)延附近趨于飽和。時(shí)延變化改變的是符號(hào)間干擾的“作用位置”。小于0.1T的時(shí)延等效為信道群延遲Gardner環(huán)完全可以吸收掉看起來(lái)只是把采樣點(diǎn)整體移動(dòng)了一下當(dāng)延遲接近并超過(guò)半個(gè)符號(hào)副徑會(huì)直接落在相鄰符號(hào)的判決點(diǎn)附近碼間干擾的能量進(jìn)入TED計(jì)算窗口S曲線的過(guò)零點(diǎn)不再單調(diào)鎖相過(guò)程開(kāi)始出現(xiàn)多個(gè)準(zhǔn)平衡點(diǎn)。這就是為什么收斂符號(hào)數(shù)從400多跳到1800不是單純變慢而是環(huán)路搜索機(jī)制在多準(zhǔn)平衡點(diǎn)環(huán)境里總在反復(fù)試探。4.2 幅度維度抖動(dòng)與誤碼呈非線性增長(zhǎng)固定多徑時(shí)延0.25T、SNR 20dB改變多徑幅度結(jié)果如下多徑幅度穩(wěn)態(tài)σ_e符號(hào)眼圖張開(kāi)度誤碼率BER無(wú)多徑0.01699%1e-5-20dB0.02295%1e-5-10dB0.03586%4e-4-6dB0.05873%6e-3-3dB0.12742%1.4e-2第一眼看σ_e從0.035跳到0.127增幅明顯大于線性這說(shuō)明多徑造成的定時(shí)自噪聲與副徑幅度不是簡(jiǎn)單的比例關(guān)系。原因在于多徑不僅增加了誤差檢測(cè)的自噪聲還改變了誤差檢測(cè)增益副徑幅度越大TED輸出中的確定性偏置越強(qiáng)環(huán)路試圖把偏置積分掉的同時(shí)又把大量ISI相關(guān)的波動(dòng)放大成抖動(dòng)。眼圖張開(kāi)度在-3dB時(shí)掉到42%這已經(jīng)是基帶解調(diào)基本不可用的水平。另一個(gè)值得一提的現(xiàn)象是多徑幅度相同但時(shí)延不同時(shí)抖動(dòng)差異非常大在-6dB、時(shí)延0.25T的條件下σ_e約0.058而同樣的幅度在時(shí)延0.5T時(shí)σ_e會(huì)上升到接近0.09。所以多徑的影響應(yīng)該看“時(shí)延幅度”的組合單獨(dú)給一個(gè)“有多少dB多徑”并不能說(shuō)明問(wèn)題。誤碼與抖動(dòng)的折算也值得深入看0.127個(gè)符號(hào)的定時(shí)抖動(dòng)對(duì)QPSK在20dB信噪比下造成的誤碼率下降遠(yuǎn)超預(yù)期。因?yàn)槎〞r(shí)偏移直接造成采樣點(diǎn)偏離符號(hào)中心等價(jià)于降低了有效信噪比。估算下來(lái)-3dB多徑帶來(lái)的等效SNR損失大約在5到6dB。這個(gè)數(shù)字并不新奇但FPGA實(shí)測(cè)能穩(wěn)定復(fù)現(xiàn)就有參考價(jià)值了。4.3 用S曲線解釋為什么多徑這么難纏為了把數(shù)據(jù)背后的東西講清楚我把TED的輸出在每個(gè)固定的定時(shí)偏移下掃一遍得到S曲線。無(wú)多徑情況下S曲線是一條過(guò)零點(diǎn)附近基本線性的平滑曲線。加入0.5T時(shí)延、-10dB幅度后曲線形態(tài)發(fā)生兩個(gè)變化過(guò)零點(diǎn)向右平移約0.12符號(hào)過(guò)零點(diǎn)附近的斜率從約0.5下降到約0.34。斜率下降意味著環(huán)路增益變小同樣的誤差電壓對(duì)NCO的拉動(dòng)力下降所以收斂變慢零點(diǎn)平移意味著即使在穩(wěn)態(tài)誤差均值也不為零固定偏置始終存在。這兩個(gè)變化放在一起就解釋了前面所有數(shù)據(jù)收斂慢是斜率下降的結(jié)果鎖定點(diǎn)偏移是零點(diǎn)平移的結(jié)果失鎖概率上升則是S曲線在遠(yuǎn)離零點(diǎn)區(qū)域出現(xiàn)非單調(diào)甚至局部極小值的直接后果。對(duì)FPGA開(kāi)發(fā)人員來(lái)說(shuō)S曲線不是算法課上的抽象概念它是可以用硬件掃描出來(lái)的關(guān)鍵曲線。我在工程里用寄存器把TED輸出按偏移量分桶統(tǒng)計(jì)300毫秒左右就能把S曲線掃出來(lái)調(diào)試多徑問(wèn)題比看一堆抖動(dòng)波形直觀得多。如果你也在處理類(lèi)似問(wèn)題強(qiáng)烈建議在測(cè)試模塊里加一個(gè)“S曲線掃描”模式短時(shí)間內(nèi)能省下大量排查時(shí)間。5. 踩坑清單、抗多徑思路與后續(xù)方向把最值錢(qián)的故障排除經(jīng)驗(yàn)放在最后。多徑測(cè)試不是灌一個(gè)信號(hào)看波形就行這輪跑下來(lái)我在工程細(xì)節(jié)上抓出幾個(gè)典型問(wèn)題都值得記錄。5.1 踩過(guò)的三個(gè)坑分?jǐn)?shù)延遲、歸一化與帶寬誤判第一個(gè)坑就是多徑分?jǐn)?shù)延遲。最初圖省事時(shí)延直接從采樣點(diǎn)抽整數(shù)拍0.25T、0.5T能整數(shù)對(duì)應(yīng)沒(méi)關(guān)系但0.1T和0.8T兩檔就出問(wèn)題了——用整數(shù)延遲替代分?jǐn)?shù)延遲后0.1T的測(cè)試結(jié)果與理論完全不匹配S曲線零點(diǎn)偏移幾乎為零但抖動(dòng)異常增大。后來(lái)查清是整數(shù)延遲在相鄰采樣點(diǎn)之間“跳變”產(chǎn)生了額外的相位噪聲。解決方法是把分?jǐn)?shù)延遲統(tǒng)一用獨(dú)立Farrow插值器生成確保任意時(shí)延都能連續(xù)變化。第二個(gè)坑是信道增益沒(méi)有歸一化。多徑疊加讓信號(hào)平均功率變大TED輸出的幅度整體上抬統(tǒng)計(jì)模塊算出來(lái)的“均值”不再能反映真實(shí)定時(shí)偏移。我在信道模型里加了固定能量歸一化系數(shù)1/sqrt(1β2)把主徑加副徑的總功率歸一化回單位功率所有用例的TED均值才具有可比性。第三個(gè)坑最隱蔽把環(huán)路帶寬太寬導(dǎo)致的自噪聲誤判為多徑失鎖。剛開(kāi)始用BL·T0.05跑-3dB用例看到σ_e沖到0.17以上差點(diǎn)結(jié)論寫(xiě)成“系統(tǒng)失鎖”后來(lái)補(bǔ)跑BL·T0.01的對(duì)照σ_e立刻降到0.11發(fā)現(xiàn)10dB多徑并沒(méi)有讓環(huán)完全失鎖只是寬帶寬放大了多徑自噪聲。這個(gè)錯(cuò)誤在無(wú)多徑測(cè)試中發(fā)現(xiàn)不了因?yàn)楦咚乖肼暠画h(huán)路濾掉后自噪聲的貢獻(xiàn)很小多徑的時(shí)序相關(guān)噪聲會(huì)讓寬帶寬付出明顯代價(jià)。5.2 工程上實(shí)用的抗多徑優(yōu)化措施從這輪測(cè)試看多徑環(huán)境下的Gardner環(huán)設(shè)計(jì)不能指望換算法一勞永逸但有幾個(gè)工程手段能把環(huán)境影響壓下來(lái)。第一是環(huán)路帶寬自適應(yīng)用狀態(tài)機(jī)簡(jiǎn)單檢測(cè)TED輸出的滑動(dòng)方差方差小于閾值時(shí)把BL·T從0.05降到0.01可以同時(shí)兼顧捕獲速度和穩(wěn)態(tài)抖動(dòng)FPGA實(shí)現(xiàn)時(shí)就是多組Kp/Ki系數(shù)表切換時(shí)對(duì)NCO相位做連續(xù)性處理防止跳變。第二是滾降系數(shù)的選擇根升余弦的滾降系數(shù)從0.25提高到0.5后多徑引起的過(guò)零點(diǎn)偏移會(huì)減小因?yàn)轭l譜滾降區(qū)域占更大比例信號(hào)對(duì)抗ISI的余量更足代價(jià)是占用帶寬變大適合帶寬充裕的場(chǎng)合。第三是級(jí)聯(lián)均衡在Gardner環(huán)后面掛一個(gè)自適應(yīng)均衡器多徑的固定ISI由均衡器消掉讓定時(shí)環(huán)只負(fù)責(zé)相位對(duì)齊這種“先定時(shí)后均衡”的結(jié)構(gòu)在實(shí)測(cè)中能比單環(huán)方案提高3dB以上的等效SNR。最后還有一個(gè)細(xì)節(jié)所有抗多徑手段的驗(yàn)證都要跑完整鏈路不能只看定時(shí)抖動(dòng)一項(xiàng)指標(biāo)我這輪把誤碼率放進(jìn)來(lái)后發(fā)現(xiàn)有些“抖動(dòng)改善了”的配置誤碼率反而沒(méi)變化因?yàn)檎嬲拗菩阅艿囊呀?jīng)變成固定ISI了。以上措施是在我的兩徑模型下驗(yàn)證的真實(shí)信道多徑條數(shù)更多、衰落隨時(shí)間變化結(jié)論會(huì)有偏差但工程手段的方向一致。5.3 后續(xù)計(jì)劃與個(gè)人驗(yàn)證心得下一輪測(cè)試我已經(jīng)排上日程了一是把滾降系數(shù)從0.25換到0.5看定時(shí)環(huán)的耐受度能提高多少二是把兩徑擴(kuò)張到三徑、四徑模擬更接近實(shí)際場(chǎng)景的頻率選擇性衰落三是考慮在多徑模型基礎(chǔ)上同時(shí)疊加殘余載波頻偏看看Gardner環(huán)在載波恢復(fù)之前的性能邊界。每次測(cè)試我都會(huì)先把浮點(diǎn)模型跑一遍確定理論參考曲線再上FPGA定點(diǎn)否則很難判斷結(jié)果是算法問(wèn)題還是定點(diǎn)量化問(wèn)題。個(gè)人體會(huì)很深的一點(diǎn)是FPGA里的時(shí)序同步模塊最怕的不是算法復(fù)雜而是定點(diǎn)和環(huán)路參數(shù)沒(méi)有量化的邊界概念。多徑測(cè)試能逼著人把所有邊界都暴露出來(lái)這比單純調(diào)好一個(gè)無(wú)多徑場(chǎng)景的環(huán)路參數(shù)有價(jià)值得多。如果你也準(zhǔn)備做類(lèi)似測(cè)試我建議一開(kāi)始就把多徑時(shí)延、幅度、環(huán)路帶寬、滾降系數(shù)四個(gè)參數(shù)做成交叉矩陣全部跑完再下結(jié)論單獨(dú)一兩個(gè)用例的波形說(shuō)明不了任何設(shè)計(jì)優(yōu)劣。