路穩(wěn)定性到PSRR與噪聲的筆試核心考點(diǎn))
1. LDO電路分析在IC秋招筆試中的定位與考察邏輯1.1 為什么LDO是秋招筆試的常駐考點(diǎn)IC秋招的筆試題里L(fēng)DO低壓差線性穩(wěn)壓器幾乎是模擬電路崗位的必考內(nèi)容。原因很直接它麻雀雖小五臟俱全一個典型的LDO電路里包含了誤差放大器、功率管、反饋網(wǎng)絡(luò)、頻率補(bǔ)償、基準(zhǔn)與偏置等模塊幾乎覆蓋了模擬IC設(shè)計(jì)的所有基礎(chǔ)知識點(diǎn)。面試官通過一道LDO題就能快速判斷你對環(huán)路穩(wěn)定性、電源抑制比、噪聲分析這些核心概念的理解深度。從歷年秋招真題來看LDO相關(guān)題目通常出現(xiàn)在簡答題和電路分析題中分值占比不低。常見考法包括給出一個LDO的簡化原理圖讓你分析環(huán)路增益和零極點(diǎn)分布或者給出幾個關(guān)鍵參數(shù)如PSRR、輸出噪聲、負(fù)載調(diào)整率讓你判斷電路設(shè)計(jì)是否合理。這類題目考察的不是死記硬背而是你對電路直覺和分析方法的掌握程度。1.2 從熱詞看LDO的工程關(guān)注點(diǎn)網(wǎng)絡(luò)熱搜詞里出現(xiàn)了“LDO”“PSR”“跨導(dǎo)放大器”“環(huán)路零極點(diǎn)”“噪聲”這些關(guān)鍵詞還有“4.2V轉(zhuǎn)3.3V選DC-DC還是LDO”這樣的實(shí)際選型問題。這說明無論是筆試還是實(shí)際工程大家關(guān)注的核心問題高度一致LDO的穩(wěn)定性怎么保證、PSRR怎么優(yōu)化、噪聲怎么壓低、什么場景該用LDO而不是DC-DC。這些熱詞背后反映的是一個事實(shí)LDO看似簡單但真正做好需要扎實(shí)的環(huán)路分析功底。秋招筆試考的正是這個功底。下面我從電路分析的角度把LDO的核心知識點(diǎn)拆開來講既服務(wù)于筆試備考也服務(wù)于實(shí)際設(shè)計(jì)。2. LDO核心電路結(jié)構(gòu)深度拆解2.1 基本拓?fù)渑c各模塊功能一個經(jīng)典的LDO電路由以下幾個核心模塊組成功率調(diào)整管Pass Transistor通常是一個PMOS管串聯(lián)在輸入和輸出之間通過柵極電壓控制其導(dǎo)通程度來調(diào)節(jié)輸出電壓。PMOS的優(yōu)勢在于其源極接VIN柵極可以拉到地電位實(shí)現(xiàn)完全導(dǎo)通壓差可以做得很低。誤差放大器Error Amplifier將反饋電壓與基準(zhǔn)電壓進(jìn)行比較放大差值后驅(qū)動功率管的柵極。它的增益直接影響LDO的負(fù)載調(diào)整率和線性調(diào)整率。反饋電阻分壓網(wǎng)絡(luò)由兩個電阻構(gòu)成將輸出電壓按比例分壓后送到誤差放大器的輸入端。分壓比決定了輸出電壓的大小。基準(zhǔn)電壓源Bandgap Reference提供與溫度、電源無關(guān)的精確參考電壓通常在1.2V左右。頻率補(bǔ)償網(wǎng)絡(luò)保證環(huán)路在所有負(fù)載條件下都穩(wěn)定常見的有米勒補(bǔ)償、零極點(diǎn)跟蹤補(bǔ)償?shù)?。注意筆試中經(jīng)常讓你畫出LDO的小信號等效電路然后推導(dǎo)傳遞函數(shù)。關(guān)鍵是把每個模塊用其小信號模型替代功率管用受控源表示誤差放大器用跨導(dǎo)gm和輸出電阻Ro表示。2.2 功率管選型PMOS還是NMOS這是筆試中經(jīng)常出現(xiàn)的對比分析題。PMOS作為功率管的優(yōu)勢是壓差低因?yàn)樗臇艠O可以拉到地VGS可以很大導(dǎo)通電阻小。但PMOS的載流子遷移率只有NMOS的一半左右同樣尺寸下導(dǎo)通電阻更大所以PMOS功率管通常需要更大的面積。NMOS作為功率管的話柵極電壓需要高于VOUT一個閾值電壓才能導(dǎo)通這就需要額外的電荷泵或者升壓電路增加了復(fù)雜度。但NMOS的遷移率高同樣導(dǎo)通電阻下面積更小。實(shí)際工程中低壓差、小電流場景多用PMOS大電流、對壓差要求不苛刻的場景可能用NMOS。筆試中如果讓你選型一定要把壓差、面積、驅(qū)動復(fù)雜度這幾個維度都分析到。2.3 誤差放大器的跨導(dǎo)與增益分配誤差放大器通常是一個跨導(dǎo)放大器OTA它的跨導(dǎo)gm決定了環(huán)路的帶寬和增益。在LDO的環(huán)路中總直流增益等于誤差放大器的增益乘以功率管的增益再乘以反饋網(wǎng)絡(luò)的衰減。假設(shè)誤差放大器的增益為A_EA功率管的跨導(dǎo)為gm_pass輸出負(fù)載電阻為R_L反饋系數(shù)為β則環(huán)路增益為T A_EA × gm_pass × R_L × β這個公式在筆試中經(jīng)常用到。要保證負(fù)載調(diào)整率足夠好直流環(huán)路增益通常需要60dB以上。但增益太高會影響穩(wěn)定性所以需要頻率補(bǔ)償來協(xié)調(diào)。3. 環(huán)路穩(wěn)定性與零極點(diǎn)分析3.1 LDO環(huán)路的極點(diǎn)分布LDO環(huán)路中主要有兩個低頻極點(diǎn)主極點(diǎn)位于誤差放大器的輸出端由誤差放大器的輸出電阻和功率管柵極電容決定。這個極點(diǎn)頻率通常較低是決定環(huán)路帶寬的關(guān)鍵。次極點(diǎn)位于LDO的輸出端由輸出電容和負(fù)載電阻決定。這個極點(diǎn)的位置隨負(fù)載電流變化輕載時頻率低重載時頻率高。對于PMOS功率管柵極電容較大主極點(diǎn)頻率可能低至幾十赫茲。輸出端的極點(diǎn)則隨負(fù)載變化輕載時可能只有幾百赫茲重載時可能到幾十千赫茲。兩個極點(diǎn)的相對位置決定了環(huán)路的相位裕度。3.2 頻率補(bǔ)償策略為了保證環(huán)路穩(wěn)定通常需要讓兩個極點(diǎn)分離或者引入零點(diǎn)來補(bǔ)償相位。常見的補(bǔ)償方式有米勒補(bǔ)償在誤差放大器的輸入和輸出之間加一個電容利用米勒效應(yīng)將主極點(diǎn)推向更低頻率同時將次極點(diǎn)推向更高頻率。這種補(bǔ)償方式簡單有效但會引入一個右半平面零點(diǎn)需要額外處理。零極點(diǎn)跟蹤補(bǔ)償利用輸出電容的等效串聯(lián)電阻ESR引入一個零點(diǎn)這個零點(diǎn)隨負(fù)載變化自動跟蹤輸出極點(diǎn)的移動。當(dāng)負(fù)載電流增大、輸出極點(diǎn)頻率升高時ESR零點(diǎn)也同步升高始終保持在輸出極點(diǎn)附近提供相位提升。電流緩沖補(bǔ)償在誤差放大器和功率管之間插入一個電流緩沖級降低功率管柵極節(jié)點(diǎn)阻抗從而把主極點(diǎn)推到更高頻率同時把次極點(diǎn)留在較低頻率。這種方式適合大電容負(fù)載的場景。實(shí)操心得筆試中如果給出輸出電容和ESR的值一定要計(jì)算ESR零點(diǎn)的頻率判斷它是否在環(huán)路帶寬內(nèi)。如果ESR零點(diǎn)頻率遠(yuǎn)高于單位增益帶寬那它對穩(wěn)定性幾乎沒有幫助。3.3 相位裕度的估算方法相位裕度是判斷環(huán)路穩(wěn)定性的核心指標(biāo)。在筆試中通常要求你根據(jù)零極點(diǎn)分布估算相位裕度。估算方法是在單位增益頻率處計(jì)算所有極點(diǎn)和零點(diǎn)貢獻(xiàn)的相位之和。假設(shè)單位增益頻率為f_UGF主極點(diǎn)頻率為f_p1次極點(diǎn)頻率為f_p2ESR零點(diǎn)頻率為f_z1則相位裕度約為PM ≈ 180° - arctan(f_UGF/f_p1) - arctan(f_UGF/f_p2) arctan(f_UGF/f_z1)通常要求相位裕度大于45°最好在60°以上。如果估算結(jié)果低于45°說明需要調(diào)整補(bǔ)償網(wǎng)絡(luò)。4. 電源抑制比PSRR與噪聲分析4.1 PSRR的定義與影響因素電源抑制比衡量的是LDO對輸入電源紋波的抑制能力定義為輸入紋波與輸出紋波之比通常用dB表示。PSRR越高說明LDO對電源噪聲的抑制能力越強(qiáng)。影響PSRR的關(guān)鍵因素包括環(huán)路增益在環(huán)路帶寬內(nèi)PSRR與環(huán)路增益成正比。環(huán)路增益越高PSRR越好。功率管的寄生電容功率管的Cgs和Cgd會在高頻段形成前饋通路導(dǎo)致PSRR下降。誤差放大器的電源抑制能力如果誤差放大器本身的電源抑制能力差會直接惡化整體PSRR。PSRR隨頻率變化的典型曲線是低頻時PSRR很高60-80dB隨著頻率升高逐漸下降在環(huán)路帶寬附近可能出現(xiàn)一個谷點(diǎn)然后在高頻段由于輸出電容的作用又有所回升。4.2 噪聲來源與降低方法LDO的輸出噪聲主要來自以下幾個部分基準(zhǔn)電壓源的噪聲基準(zhǔn)噪聲會通過誤差放大器傳遞到輸出且被放大1/β倍。這是低頻噪聲的主要來源。誤差放大器的噪聲包括輸入對管的閃爍噪聲和熱噪聲同樣會被放大。反饋電阻的熱噪聲電阻熱噪聲直接疊加在輸出上阻值越大噪聲越大。功率管的噪聲功率管的熱噪聲在低頻段貢獻(xiàn)較小但在高頻段不可忽略。降低噪聲的常用方法包括增大基準(zhǔn)的濾波電容、在基準(zhǔn)和誤差放大器之間加低通濾波、增大功率管面積降低閃爍噪聲、減小反饋電阻阻值等。注意噪聲和PSRR是兩個不同的指標(biāo)但它們在低頻段都受環(huán)路增益影響。提高環(huán)路增益可以同時改善PSRR和噪聲但會影響穩(wěn)定性需要在設(shè)計(jì)時折中。4.3 噪聲與PSRR的筆試常見題型筆試中常見的考法有給出一個LDO的噪聲譜密度曲線讓你判斷主要噪聲來源或者給出PSRR曲線讓你分析在某個頻率點(diǎn)PSRR下降的原因。還有一種考法是讓你計(jì)算輸出噪聲的均方根值。方法是把噪聲譜密度在帶寬內(nèi)積分然后開方。如果噪聲譜密度是平坦的積分就簡化為噪聲密度乘以帶寬的平方根。5. LDO與DC-DC的選型對比5.1 效率對比什么場景選LDOLDO是線性穩(wěn)壓器效率等于輸出電壓除以輸入電壓。比如4.2V轉(zhuǎn)3.3V效率只有78.6%。如果負(fù)載電流是1A那就有0.9W的功率消耗在LDO上發(fā)熱很嚴(yán)重。DC-DC是開關(guān)穩(wěn)壓器效率通常在85%以上甚至可以達(dá)到95%。但DC-DC的輸出紋波大、噪聲高需要額外的電感和電容。選型的基本原則是壓差小、電流小、對噪聲敏感的場景選LDO壓差大、電流大、對效率要求高的場景選DC-DC。比如射頻電路、音頻電路、傳感器模擬前端通常用LDO供電因?yàn)閷υ肼暶舾?。而?shù)字核心、電機(jī)驅(qū)動等大電流場景用DC-DC。5.2 噪聲與紋波的權(quán)衡LDO的輸出噪聲通常在微伏級別而DC-DC的輸出紋波在毫伏級別。對于接收機(jī)前端、鎖相環(huán)、高精度ADC等電路電源噪聲直接影響性能所以必須用LDO。熱詞里有一條“降低比特率→縮小接收帶寬→降低噪聲功率→提高接收靈敏度→增加鏈路預(yù)算”這其實(shí)描述的是通信系統(tǒng)中的噪聲優(yōu)化思路。在接收鏈路中電源噪聲會惡化接收靈敏度所以LDO的噪聲指標(biāo)非常關(guān)鍵。5.3 筆試中的選型分析題筆試中經(jīng)常給一個具體的應(yīng)用場景讓你選擇LDO還是DC-DC并說明理由。答題時要從效率、噪聲、成本、面積、復(fù)雜度幾個維度展開。比如“某藍(lán)牙耳機(jī)芯片需要3.3V供電輸入是4.2V鋰電池負(fù)載電流50mA”這種場景壓差小、電流小、對噪聲敏感顯然選LDO。6. 常見筆試真題與排查思路6.1 典型真題解析題目一畫出LDO的小信號等效電路推導(dǎo)環(huán)路增益表達(dá)式并分析零極點(diǎn)分布。解題思路先畫出各模塊的小信號模型誤差放大器用gm和Ro表示功率管用gm_pass和Ro_pass表示反饋網(wǎng)絡(luò)用β表示。然后寫出傳遞函數(shù)找出極點(diǎn)和零點(diǎn)。注意功率管的柵極電容和輸出電容對極點(diǎn)的影響。題目二某LDO在輕載時相位裕度為30°重載時相位裕度為60°分析原因并提出改進(jìn)方案。解題思路輕載時輸出極點(diǎn)頻率低與主極點(diǎn)靠得近導(dǎo)致相位裕度差。改進(jìn)方案是采用零極點(diǎn)跟蹤補(bǔ)償或者增大輸出電容使輸出極點(diǎn)頻率降低。題目三計(jì)算LDO的輸出噪聲均方根值已知噪聲譜密度為100nV/√Hz帶寬為100kHz。解題思路輸出噪聲均方根值等于噪聲譜密度乘以帶寬的平方根即100nV/√Hz × √100kHz 100nV × 316 31.6μV。6.2 常見問題速查表問題現(xiàn)象可能原因排查方法解決方案輕載時振蕩相位裕度不足仿真環(huán)路增益和相位增大輸出電容或調(diào)整補(bǔ)償PSRR在某個頻率下降前饋通路影響檢查功率管寄生電容增加 Cascode 結(jié)構(gòu)輸出噪聲大基準(zhǔn)噪聲或電阻熱噪聲分別測量各模塊噪聲加基準(zhǔn)濾波或減小電阻負(fù)載調(diào)整率差環(huán)路增益不夠檢查誤差放大器增益提高增益或加緩沖級啟動時過沖軟啟動電路缺失觀察啟動波形增加軟啟動電路6.3 獨(dú)家避坑技巧筆試中做LDO分析題有幾個容易踩的坑。第一個是忽略功率管的體效應(yīng)PMOS的體效應(yīng)會影響閾值電壓進(jìn)而影響跨導(dǎo)。第二個是忘記考慮反饋電阻的寄生電容在高頻段這個電容會引入額外的極點(diǎn)。第三個是把ESR零點(diǎn)當(dāng)成萬能的實(shí)際上ESR零點(diǎn)只在特定頻率范圍內(nèi)有效如果輸出電容的ESR太小零點(diǎn)頻率太高對穩(wěn)定性幫助有限。還有一個經(jīng)驗(yàn)筆試中如果讓你設(shè)計(jì)補(bǔ)償網(wǎng)絡(luò)優(yōu)先考慮米勒補(bǔ)償因?yàn)樗詈唵?、最容易?jì)算。如果題目要求高PSRR或者低噪聲再考慮其他補(bǔ)償方式。7. 從筆試到實(shí)戰(zhàn)的設(shè)計(jì)檢查清單7.1 設(shè)計(jì)參數(shù)計(jì)算實(shí)例假設(shè)需要設(shè)計(jì)一個LDO輸入4.2V輸出3.3V最大負(fù)載電流500mA輸出電容10μFESR為50mΩ。要求相位裕度大于60°。首先計(jì)算輸出極點(diǎn)頻率f_p_out 1/(2π × R_L × C_out)。重載時R_L 3.3V/500mA 6.6Ωf_p_out 1/(2π × 6.6 × 10μF) ≈ 2.4kHz。輕載時假設(shè)負(fù)載電流1mAR_L 3.3kΩf_p_out ≈ 4.8Hz。ESR零點(diǎn)頻率f_z_esr 1/(2π × ESR × C_out) 1/(2π × 50mΩ × 10μF) ≈ 318kHz。主極點(diǎn)需要設(shè)置在遠(yuǎn)低于2.4kHz的頻率比如100Hz這樣在單位增益頻率處輸出極點(diǎn)貢獻(xiàn)的相位延遲才可控。單位增益頻率通常設(shè)置在100kHz到1MHz之間需要根據(jù)誤差放大器的增益和功率管的跨導(dǎo)來確定。7.2 仿真驗(yàn)證要點(diǎn)實(shí)際設(shè)計(jì)中仿真驗(yàn)證是必不可少的。AC仿真看環(huán)路增益和相位裕度瞬態(tài)仿真看負(fù)載跳變響應(yīng)噪聲仿真看輸出噪聲譜密度PSRR仿真看電源抑制能力。仿真時要注意設(shè)置正確的初始條件和負(fù)載條件輕載和重載都要跑。提示仿真環(huán)路穩(wěn)定性時需要在反饋環(huán)路中插入一個斷點(diǎn)用AC仿真分析環(huán)路增益。斷點(diǎn)的選擇很關(guān)鍵通常選在反饋電阻的分壓點(diǎn)。7.3 版圖與測試注意事項(xiàng)LDO的版圖有幾個關(guān)鍵點(diǎn)功率管要大面積鋪開保證散熱和電流能力誤差放大器的輸入對管要匹配減小失調(diào)基準(zhǔn)電壓源要遠(yuǎn)離功率管避免熱耦合反饋電阻要匹配保證分壓比精確。測試時要注意負(fù)載跳變測試要用電子負(fù)載跳變速率要足夠快PSRR測試要注入正弦紋波測量輸出紋波噪聲測試要用低噪聲放大器避免測試系統(tǒng)本身的噪聲影響結(jié)果。8. 秋招備考的實(shí)操建議8.1 知識體系搭建備考IC秋招的LDO部分建議按以下順序搭建知識體系先掌握基本拓?fù)浜透髂K功能再深入環(huán)路穩(wěn)定性分析然后學(xué)習(xí)PSRR和噪聲的優(yōu)化方法最后通過真題練習(xí)鞏固。每個環(huán)節(jié)都要動手推導(dǎo)公式、畫小信號等效電路不能只看不練。推薦的學(xué)習(xí)資料包括Rincon-Mora的《Analog IC Design with Low-Dropout Regulators》這本書對LDO的講解非常系統(tǒng)還有各高校的模擬電路課程講義比如Berkeley的EE105和EE140。8.2 真題練習(xí)方法做真題時不要只追求答案正確要理解每道題背后的知識點(diǎn)。比如一道關(guān)于零極點(diǎn)的題你要能自己畫出波特圖標(biāo)出每個極點(diǎn)和零點(diǎn)的位置然后解釋它們對相位裕度的影響。做完題后把錯題整理成筆記標(biāo)注考察的知識點(diǎn)和自己的薄弱環(huán)節(jié)。建議至少做20道以上的LDO相關(guān)真題覆蓋環(huán)路分析、PSRR、噪聲、選型等各個方向。做完后總結(jié)常見考法和解題套路形成自己的答題模板。8.3 面試中的LDO追問筆試通過后面試中面試官可能會追問LDO的細(xì)節(jié)。比如“你剛才說米勒補(bǔ)償會引入右半平面零點(diǎn)那這個零點(diǎn)對環(huán)路有什么影響”“如果讓你在LDO和DC-DC之間選你會考慮哪些因素”這些問題沒有標(biāo)準(zhǔn)答案關(guān)鍵是展示你的分析思路和工程直覺。我在實(shí)際面試中遇到過一個問題“如果LDO的輸出電容從10μF換成1μF環(huán)路會怎樣變化”當(dāng)時我的回答是輸出極點(diǎn)頻率升高10倍相位裕度可能下降需要重新調(diào)整補(bǔ)償網(wǎng)絡(luò)。面試官接著問“那你會怎么調(diào)整”我說可以增大米勒電容或者調(diào)整誤差放大器的偏置電流。這種追問考察的就是你對電路參數(shù)的敏感度和實(shí)際調(diào)試經(jīng)驗(yàn)。8.4 從筆試到實(shí)際項(xiàng)目的銜接秋招筆試的LDO題目雖然簡化了但核心分析方法和實(shí)際項(xiàng)目是一致的。實(shí)際項(xiàng)目中你還需要考慮工藝角、溫度范圍、可靠性等因素。比如在FF工藝角下功率管的跨導(dǎo)增大環(huán)路增益升高可能影響穩(wěn)定性在高溫下基準(zhǔn)電壓的溫漂會影響輸出精度。建議在備考之余用Cadence或者Spectre實(shí)際搭一個LDO電路跑仿真感受一下參數(shù)調(diào)整對性能的影響。這種實(shí)操經(jīng)驗(yàn)在面試中非常加分因?yàn)槊嬖嚬倌芸闯瞿闶钦嬲齽邮肿鲞^的人而不是只會紙上談兵。最后分享一個小技巧筆試中遇到LDO的環(huán)路分析題先畫小信號等效電路再寫傳遞函數(shù)最后分析零極點(diǎn)。這個順序不要亂因?yàn)閭鬟f函數(shù)是分析的基礎(chǔ)零極點(diǎn)分析是結(jié)論。如果時間緊張至少要把主極點(diǎn)和次極點(diǎn)的位置標(biāo)出來這樣即使推導(dǎo)不完整也能拿到大部分分?jǐn)?shù)。 IC秋招LDO電路分析：從環(huán)路穩(wěn)定性到PSRR與噪聲的筆試核心考點(diǎn)
1. LDO電路分析在IC秋招筆試中的定位與考察邏輯1.1 為什么LDO是秋招筆試的常駐考點(diǎn)IC秋招的筆試題里L(fēng)DO低壓差線性穩(wěn)壓器幾乎是模擬電路崗位的必考內(nèi)容。原因很直接它麻雀雖小五臟俱全一個典型的LDO電路里包含了誤差放大器、功率管、反饋網(wǎng)絡(luò)、頻率補(bǔ)償、基準(zhǔn)與偏置等模塊幾乎覆蓋了模擬IC設(shè)計(jì)的所有基礎(chǔ)知識點(diǎn)。面試官通過一道LDO題就能快速判斷你對環(huán)路穩(wěn)定性、電源抑制比、噪聲分析這些核心概念的理解深度。從歷年秋招真題來看LDO相關(guān)題目通常出現(xiàn)在簡答題和電路分析題中分值占比不低。常見考法包括給出一個LDO的簡化原理圖讓你分析環(huán)路增益和零極點(diǎn)分布或者給出幾個關(guān)鍵參數(shù)如PSRR、輸出噪聲、負(fù)載調(diào)整率讓你判斷電路設(shè)計(jì)是否合理。這類題目考察的不是死記硬背而是你對電路直覺和分析方法的掌握程度。1.2 從熱詞看LDO的工程關(guān)注點(diǎn)網(wǎng)絡(luò)熱搜詞里出現(xiàn)了“LDO”“PSR”“跨導(dǎo)放大器”“環(huán)路零極點(diǎn)”“噪聲”這些關(guān)鍵詞還有“4.2V轉(zhuǎn)3.3V選DC-DC還是LDO”這樣的實(shí)際選型問題。這說明無論是筆試還是實(shí)際工程大家關(guān)注的核心問題高度一致LDO的穩(wěn)定性怎么保證、PSRR怎么優(yōu)化、噪聲怎么壓低、什么場景該用LDO而不是DC-DC。這些熱詞背后反映的是一個事實(shí)LDO看似簡單但真正做好需要扎實(shí)的環(huán)路分析功底。秋招筆試考的正是這個功底。下面我從電路分析的角度把LDO的核心知識點(diǎn)拆開來講既服務(wù)于筆試備考也服務(wù)于實(shí)際設(shè)計(jì)。2. LDO核心電路結(jié)構(gòu)深度拆解2.1 基本拓?fù)渑c各模塊功能一個經(jīng)典的LDO電路由以下幾個核心模塊組成功率調(diào)整管Pass Transistor通常是一個PMOS管串聯(lián)在輸入和輸出之間通過柵極電壓控制其導(dǎo)通程度來調(diào)節(jié)輸出電壓。PMOS的優(yōu)勢在于其源極接VIN柵極可以拉到地電位實(shí)現(xiàn)完全導(dǎo)通壓差可以做得很低。誤差放大器Error Amplifier將反饋電壓與基準(zhǔn)電壓進(jìn)行比較放大差值后驅(qū)動功率管的柵極。它的增益直接影響LDO的負(fù)載調(diào)整率和線性調(diào)整率。反饋電阻分壓網(wǎng)絡(luò)由兩個電阻構(gòu)成將輸出電壓按比例分壓后送到誤差放大器的輸入端。分壓比決定了輸出電壓的大小。基準(zhǔn)電壓源Bandgap Reference提供與溫度、電源無關(guān)的精確參考電壓通常在1.2V左右。頻率補(bǔ)償網(wǎng)絡(luò)保證環(huán)路在所有負(fù)載條件下都穩(wěn)定常見的有米勒補(bǔ)償、零極點(diǎn)跟蹤補(bǔ)償?shù)?。注意筆試中經(jīng)常讓你畫出LDO的小信號等效電路然后推導(dǎo)傳遞函數(shù)。關(guān)鍵是把每個模塊用其小信號模型替代功率管用受控源表示誤差放大器用跨導(dǎo)gm和輸出電阻Ro表示。2.2 功率管選型PMOS還是NMOS這是筆試中經(jīng)常出現(xiàn)的對比分析題。PMOS作為功率管的優(yōu)勢是壓差低因?yàn)樗臇艠O可以拉到地VGS可以很大導(dǎo)通電阻小。但PMOS的載流子遷移率只有NMOS的一半左右同樣尺寸下導(dǎo)通電阻更大所以PMOS功率管通常需要更大的面積。NMOS作為功率管的話柵極電壓需要高于VOUT一個閾值電壓才能導(dǎo)通這就需要額外的電荷泵或者升壓電路增加了復(fù)雜度。但NMOS的遷移率高同樣導(dǎo)通電阻下面積更小。實(shí)際工程中低壓差、小電流場景多用PMOS大電流、對壓差要求不苛刻的場景可能用NMOS。筆試中如果讓你選型一定要把壓差、面積、驅(qū)動復(fù)雜度這幾個維度都分析到。2.3 誤差放大器的跨導(dǎo)與增益分配誤差放大器通常是一個跨導(dǎo)放大器OTA它的跨導(dǎo)gm決定了環(huán)路的帶寬和增益。在LDO的環(huán)路中總直流增益等于誤差放大器的增益乘以功率管的增益再乘以反饋網(wǎng)絡(luò)的衰減。假設(shè)誤差放大器的增益為A_EA功率管的跨導(dǎo)為gm_pass輸出負(fù)載電阻為R_L反饋系數(shù)為β則環(huán)路增益為T A_EA × gm_pass × R_L × β這個公式在筆試中經(jīng)常用到。要保證負(fù)載調(diào)整率足夠好直流環(huán)路增益通常需要60dB以上。但增益太高會影響穩(wěn)定性所以需要頻率補(bǔ)償來協(xié)調(diào)。3. 環(huán)路穩(wěn)定性與零極點(diǎn)分析3.1 LDO環(huán)路的極點(diǎn)分布LDO環(huán)路中主要有兩個低頻極點(diǎn)主極點(diǎn)位于誤差放大器的輸出端由誤差放大器的輸出電阻和功率管柵極電容決定。這個極點(diǎn)頻率通常較低是決定環(huán)路帶寬的關(guān)鍵。次極點(diǎn)位于LDO的輸出端由輸出電容和負(fù)載電阻決定。這個極點(diǎn)的位置隨負(fù)載電流變化輕載時頻率低重載時頻率高。對于PMOS功率管柵極電容較大主極點(diǎn)頻率可能低至幾十赫茲。輸出端的極點(diǎn)則隨負(fù)載變化輕載時可能只有幾百赫茲重載時可能到幾十千赫茲。兩個極點(diǎn)的相對位置決定了環(huán)路的相位裕度。3.2 頻率補(bǔ)償策略為了保證環(huán)路穩(wěn)定通常需要讓兩個極點(diǎn)分離或者引入零點(diǎn)來補(bǔ)償相位。常見的補(bǔ)償方式有米勒補(bǔ)償在誤差放大器的輸入和輸出之間加一個電容利用米勒效應(yīng)將主極點(diǎn)推向更低頻率同時將次極點(diǎn)推向更高頻率。這種補(bǔ)償方式簡單有效但會引入一個右半平面零點(diǎn)需要額外處理。零極點(diǎn)跟蹤補(bǔ)償利用輸出電容的等效串聯(lián)電阻ESR引入一個零點(diǎn)這個零點(diǎn)隨負(fù)載變化自動跟蹤輸出極點(diǎn)的移動。當(dāng)負(fù)載電流增大、輸出極點(diǎn)頻率升高時ESR零點(diǎn)也同步升高始終保持在輸出極點(diǎn)附近提供相位提升。電流緩沖補(bǔ)償在誤差放大器和功率管之間插入一個電流緩沖級降低功率管柵極節(jié)點(diǎn)阻抗從而把主極點(diǎn)推到更高頻率同時把次極點(diǎn)留在較低頻率。這種方式適合大電容負(fù)載的場景。實(shí)操心得筆試中如果給出輸出電容和ESR的值一定要計(jì)算ESR零點(diǎn)的頻率判斷它是否在環(huán)路帶寬內(nèi)。如果ESR零點(diǎn)頻率遠(yuǎn)高于單位增益帶寬那它對穩(wěn)定性幾乎沒有幫助。3.3 相位裕度的估算方法相位裕度是判斷環(huán)路穩(wěn)定性的核心指標(biāo)。在筆試中通常要求你根據(jù)零極點(diǎn)分布估算相位裕度。估算方法是在單位增益頻率處計(jì)算所有極點(diǎn)和零點(diǎn)貢獻(xiàn)的相位之和。假設(shè)單位增益頻率為f_UGF主極點(diǎn)頻率為f_p1次極點(diǎn)頻率為f_p2ESR零點(diǎn)頻率為f_z1則相位裕度約為PM ≈ 180° - arctan(f_UGF/f_p1) - arctan(f_UGF/f_p2) arctan(f_UGF/f_z1)通常要求相位裕度大于45°最好在60°以上。如果估算結(jié)果低于45°說明需要調(diào)整補(bǔ)償網(wǎng)絡(luò)。4. 電源抑制比PSRR與噪聲分析4.1 PSRR的定義與影響因素電源抑制比衡量的是LDO對輸入電源紋波的抑制能力定義為輸入紋波與輸出紋波之比通常用dB表示。PSRR越高說明LDO對電源噪聲的抑制能力越強(qiáng)。影響PSRR的關(guān)鍵因素包括環(huán)路增益在環(huán)路帶寬內(nèi)PSRR與環(huán)路增益成正比。環(huán)路增益越高PSRR越好。功率管的寄生電容功率管的Cgs和Cgd會在高頻段形成前饋通路導(dǎo)致PSRR下降。誤差放大器的電源抑制能力如果誤差放大器本身的電源抑制能力差會直接惡化整體PSRR。PSRR隨頻率變化的典型曲線是低頻時PSRR很高60-80dB隨著頻率升高逐漸下降在環(huán)路帶寬附近可能出現(xiàn)一個谷點(diǎn)然后在高頻段由于輸出電容的作用又有所回升。4.2 噪聲來源與降低方法LDO的輸出噪聲主要來自以下幾個部分基準(zhǔn)電壓源的噪聲基準(zhǔn)噪聲會通過誤差放大器傳遞到輸出且被放大1/β倍。這是低頻噪聲的主要來源。誤差放大器的噪聲包括輸入對管的閃爍噪聲和熱噪聲同樣會被放大。反饋電阻的熱噪聲電阻熱噪聲直接疊加在輸出上阻值越大噪聲越大。功率管的噪聲功率管的熱噪聲在低頻段貢獻(xiàn)較小但在高頻段不可忽略。降低噪聲的常用方法包括增大基準(zhǔn)的濾波電容、在基準(zhǔn)和誤差放大器之間加低通濾波、增大功率管面積降低閃爍噪聲、減小反饋電阻阻值等。注意噪聲和PSRR是兩個不同的指標(biāo)但它們在低頻段都受環(huán)路增益影響。提高環(huán)路增益可以同時改善PSRR和噪聲但會影響穩(wěn)定性需要在設(shè)計(jì)時折中。4.3 噪聲與PSRR的筆試常見題型筆試中常見的考法有給出一個LDO的噪聲譜密度曲線讓你判斷主要噪聲來源或者給出PSRR曲線讓你分析在某個頻率點(diǎn)PSRR下降的原因。還有一種考法是讓你計(jì)算輸出噪聲的均方根值。方法是把噪聲譜密度在帶寬內(nèi)積分然后開方。如果噪聲譜密度是平坦的積分就簡化為噪聲密度乘以帶寬的平方根。5. LDO與DC-DC的選型對比5.1 效率對比什么場景選LDOLDO是線性穩(wěn)壓器效率等于輸出電壓除以輸入電壓。比如4.2V轉(zhuǎn)3.3V效率只有78.6%。如果負(fù)載電流是1A那就有0.9W的功率消耗在LDO上發(fā)熱很嚴(yán)重。DC-DC是開關(guān)穩(wěn)壓器效率通常在85%以上甚至可以達(dá)到95%。但DC-DC的輸出紋波大、噪聲高需要額外的電感和電容。選型的基本原則是壓差小、電流小、對噪聲敏感的場景選LDO壓差大、電流大、對效率要求高的場景選DC-DC。比如射頻電路、音頻電路、傳感器模擬前端通常用LDO供電因?yàn)閷υ肼暶舾?。而?shù)字核心、電機(jī)驅(qū)動等大電流場景用DC-DC。5.2 噪聲與紋波的權(quán)衡LDO的輸出噪聲通常在微伏級別而DC-DC的輸出紋波在毫伏級別。對于接收機(jī)前端、鎖相環(huán)、高精度ADC等電路電源噪聲直接影響性能所以必須用LDO。熱詞里有一條“降低比特率→縮小接收帶寬→降低噪聲功率→提高接收靈敏度→增加鏈路預(yù)算”這其實(shí)描述的是通信系統(tǒng)中的噪聲優(yōu)化思路。在接收鏈路中電源噪聲會惡化接收靈敏度所以LDO的噪聲指標(biāo)非常關(guān)鍵。5.3 筆試中的選型分析題筆試中經(jīng)常給一個具體的應(yīng)用場景讓你選擇LDO還是DC-DC并說明理由。答題時要從效率、噪聲、成本、面積、復(fù)雜度幾個維度展開。比如“某藍(lán)牙耳機(jī)芯片需要3.3V供電輸入是4.2V鋰電池負(fù)載電流50mA”這種場景壓差小、電流小、對噪聲敏感顯然選LDO。6. 常見筆試真題與排查思路6.1 典型真題解析題目一畫出LDO的小信號等效電路推導(dǎo)環(huán)路增益表達(dá)式并分析零極點(diǎn)分布。解題思路先畫出各模塊的小信號模型誤差放大器用gm和Ro表示功率管用gm_pass和Ro_pass表示反饋網(wǎng)絡(luò)用β表示。然后寫出傳遞函數(shù)找出極點(diǎn)和零點(diǎn)。注意功率管的柵極電容和輸出電容對極點(diǎn)的影響。題目二某LDO在輕載時相位裕度為30°重載時相位裕度為60°分析原因并提出改進(jìn)方案。解題思路輕載時輸出極點(diǎn)頻率低與主極點(diǎn)靠得近導(dǎo)致相位裕度差。改進(jìn)方案是采用零極點(diǎn)跟蹤補(bǔ)償或者增大輸出電容使輸出極點(diǎn)頻率降低。題目三計(jì)算LDO的輸出噪聲均方根值已知噪聲譜密度為100nV/√Hz帶寬為100kHz。解題思路輸出噪聲均方根值等于噪聲譜密度乘以帶寬的平方根即100nV/√Hz × √100kHz 100nV × 316 31.6μV。6.2 常見問題速查表問題現(xiàn)象可能原因排查方法解決方案輕載時振蕩相位裕度不足仿真環(huán)路增益和相位增大輸出電容或調(diào)整補(bǔ)償PSRR在某個頻率下降前饋通路影響檢查功率管寄生電容增加 Cascode 結(jié)構(gòu)輸出噪聲大基準(zhǔn)噪聲或電阻熱噪聲分別測量各模塊噪聲加基準(zhǔn)濾波或減小電阻負(fù)載調(diào)整率差環(huán)路增益不夠檢查誤差放大器增益提高增益或加緩沖級啟動時過沖軟啟動電路缺失觀察啟動波形增加軟啟動電路6.3 獨(dú)家避坑技巧筆試中做LDO分析題有幾個容易踩的坑。第一個是忽略功率管的體效應(yīng)PMOS的體效應(yīng)會影響閾值電壓進(jìn)而影響跨導(dǎo)。第二個是忘記考慮反饋電阻的寄生電容在高頻段這個電容會引入額外的極點(diǎn)。第三個是把ESR零點(diǎn)當(dāng)成萬能的實(shí)際上ESR零點(diǎn)只在特定頻率范圍內(nèi)有效如果輸出電容的ESR太小零點(diǎn)頻率太高對穩(wěn)定性幫助有限。還有一個經(jīng)驗(yàn)筆試中如果讓你設(shè)計(jì)補(bǔ)償網(wǎng)絡(luò)優(yōu)先考慮米勒補(bǔ)償因?yàn)樗詈唵?、最容易?jì)算。如果題目要求高PSRR或者低噪聲再考慮其他補(bǔ)償方式。7. 從筆試到實(shí)戰(zhàn)的設(shè)計(jì)檢查清單7.1 設(shè)計(jì)參數(shù)計(jì)算實(shí)例假設(shè)需要設(shè)計(jì)一個LDO輸入4.2V輸出3.3V最大負(fù)載電流500mA輸出電容10μFESR為50mΩ。要求相位裕度大于60°。首先計(jì)算輸出極點(diǎn)頻率f_p_out 1/(2π × R_L × C_out)。重載時R_L 3.3V/500mA 6.6Ωf_p_out 1/(2π × 6.6 × 10μF) ≈ 2.4kHz。輕載時假設(shè)負(fù)載電流1mAR_L 3.3kΩf_p_out ≈ 4.8Hz。ESR零點(diǎn)頻率f_z_esr 1/(2π × ESR × C_out) 1/(2π × 50mΩ × 10μF) ≈ 318kHz。主極點(diǎn)需要設(shè)置在遠(yuǎn)低于2.4kHz的頻率比如100Hz這樣在單位增益頻率處輸出極點(diǎn)貢獻(xiàn)的相位延遲才可控。單位增益頻率通常設(shè)置在100kHz到1MHz之間需要根據(jù)誤差放大器的增益和功率管的跨導(dǎo)來確定。7.2 仿真驗(yàn)證要點(diǎn)實(shí)際設(shè)計(jì)中仿真驗(yàn)證是必不可少的。AC仿真看環(huán)路增益和相位裕度瞬態(tài)仿真看負(fù)載跳變響應(yīng)噪聲仿真看輸出噪聲譜密度PSRR仿真看電源抑制能力。仿真時要注意設(shè)置正確的初始條件和負(fù)載條件輕載和重載都要跑。提示仿真環(huán)路穩(wěn)定性時需要在反饋環(huán)路中插入一個斷點(diǎn)用AC仿真分析環(huán)路增益。斷點(diǎn)的選擇很關(guān)鍵通常選在反饋電阻的分壓點(diǎn)。7.3 版圖與測試注意事項(xiàng)LDO的版圖有幾個關(guān)鍵點(diǎn)功率管要大面積鋪開保證散熱和電流能力誤差放大器的輸入對管要匹配減小失調(diào)基準(zhǔn)電壓源要遠(yuǎn)離功率管避免熱耦合反饋電阻要匹配保證分壓比精確。測試時要注意負(fù)載跳變測試要用電子負(fù)載跳變速率要足夠快PSRR測試要注入正弦紋波測量輸出紋波噪聲測試要用低噪聲放大器避免測試系統(tǒng)本身的噪聲影響結(jié)果。8. 秋招備考的實(shí)操建議8.1 知識體系搭建備考IC秋招的LDO部分建議按以下順序搭建知識體系先掌握基本拓?fù)浜透髂K功能再深入環(huán)路穩(wěn)定性分析然后學(xué)習(xí)PSRR和噪聲的優(yōu)化方法最后通過真題練習(xí)鞏固。每個環(huán)節(jié)都要動手推導(dǎo)公式、畫小信號等效電路不能只看不練。推薦的學(xué)習(xí)資料包括Rincon-Mora的《Analog IC Design with Low-Dropout Regulators》這本書對LDO的講解非常系統(tǒng)還有各高校的模擬電路課程講義比如Berkeley的EE105和EE140。8.2 真題練習(xí)方法做真題時不要只追求答案正確要理解每道題背后的知識點(diǎn)。比如一道關(guān)于零極點(diǎn)的題你要能自己畫出波特圖標(biāo)出每個極點(diǎn)和零點(diǎn)的位置然后解釋它們對相位裕度的影響。做完題后把錯題整理成筆記標(biāo)注考察的知識點(diǎn)和自己的薄弱環(huán)節(jié)。建議至少做20道以上的LDO相關(guān)真題覆蓋環(huán)路分析、PSRR、噪聲、選型等各個方向。做完后總結(jié)常見考法和解題套路形成自己的答題模板。8.3 面試中的LDO追問筆試通過后面試中面試官可能會追問LDO的細(xì)節(jié)。比如“你剛才說米勒補(bǔ)償會引入右半平面零點(diǎn)那這個零點(diǎn)對環(huán)路有什么影響”“如果讓你在LDO和DC-DC之間選你會考慮哪些因素”這些問題沒有標(biāo)準(zhǔn)答案關(guān)鍵是展示你的分析思路和工程直覺。我在實(shí)際面試中遇到過一個問題“如果LDO的輸出電容從10μF換成1μF環(huán)路會怎樣變化”當(dāng)時我的回答是輸出極點(diǎn)頻率升高10倍相位裕度可能下降需要重新調(diào)整補(bǔ)償網(wǎng)絡(luò)。面試官接著問“那你會怎么調(diào)整”我說可以增大米勒電容或者調(diào)整誤差放大器的偏置電流。這種追問考察的就是你對電路參數(shù)的敏感度和實(shí)際調(diào)試經(jīng)驗(yàn)。8.4 從筆試到實(shí)際項(xiàng)目的銜接秋招筆試的LDO題目雖然簡化了但核心分析方法和實(shí)際項(xiàng)目是一致的。實(shí)際項(xiàng)目中你還需要考慮工藝角、溫度范圍、可靠性等因素。比如在FF工藝角下功率管的跨導(dǎo)增大環(huán)路增益升高可能影響穩(wěn)定性在高溫下基準(zhǔn)電壓的溫漂會影響輸出精度。建議在備考之余用Cadence或者Spectre實(shí)際搭一個LDO電路跑仿真感受一下參數(shù)調(diào)整對性能的影響。這種實(shí)操經(jīng)驗(yàn)在面試中非常加分因?yàn)槊嬖嚬倌芸闯瞿闶钦嬲齽邮肿鲞^的人而不是只會紙上談兵。最后分享一個小技巧筆試中遇到LDO的環(huán)路分析題先畫小信號等效電路再寫傳遞函數(shù)最后分析零極點(diǎn)。這個順序不要亂因?yàn)閭鬟f函數(shù)是分析的基礎(chǔ)零極點(diǎn)分析是結(jié)論。如果時間緊張至少要把主極點(diǎn)和次極點(diǎn)的位置標(biāo)出來這樣即使推導(dǎo)不完整也能拿到大部分分?jǐn)?shù)。